共面波導（CPW）阻抗計算器

共面波導的訊號線與兩側地都在同一層，背面沒有地平面。接地不需過孔、元件可直接並聯到地，常見於單面板、陶瓷基板與晶圓量測。

分析 W → Z_o反算 Z_o → 間隙 W有限基板厚度含銅厚修正背面無地

① 輸入參數

相對介電常數 ε_r中心導體寬 Smm基板厚度 hmm銅厚 tµm工作頻率 fMHz

A. 分析：已知尺寸 → 求阻抗

間隙 Wmm

B. 反算：已知阻抗 → 求尺寸

目標阻抗 Z_oΩ

② 計算結果

項目	數值
特性阻抗 Z_o	Ω
反算間隙 W	mm
有效介電常數 ε_eff
速度因子 k = 1/√ε_eff
四分之一波長 λ/4（導體上）	mm

截面示意圖

訊號導體接地介質基板

對照輸入欄位：相對介電常數 εr　中心導體寬 S　基板厚度 h　銅厚 t　間隙 W

阻抗隨尺寸變化（其他參數固定）

常見板材 ε_r（點選套用）

材料	ε_r
FR-4 一般 PCB 板材，便宜；1 GHz 以上損耗較大，εr 隨頻率與批次變動	4.3–4.6
Rogers RO4003C 碳氫陶瓷板材，可用一般 FR-4 製程加工	3.38（設計值 3.55）
Rogers RO4350B 常用於功放、天線與 5–6 GHz 電路	3.48（設計值 3.66）
Rogers RO3003 PTFE 陶瓷，損耗低、εr 穩定，適合毫米波	3.00
RT/duroid 5880 PTFE 玻纖，極低損耗，線寬較寬	2.20
RO3010 / RT6010 高介電常數，可縮小電路尺寸	10.2
氧化鋁陶瓷 Al₂O₃ 薄膜／厚膜微波電路基板	約 9.8

使用步驟

輸入板材 ε_r、基板厚度 h 與銅厚 t（µm）。
輸入中心導體寬 S 與工作頻率 f。本頁 S 是線寬、W 是導體到同層地的間隙。
已知間隙：輸入 W 後按「分析」得到 Z_o。
已知目標阻抗：輸入 Z_o 後按「反算」，求出間隙 W。

原理與公式

以保角映射計算有限厚度基板上的 CPW，並以等效寬度修正銅厚（K 為第一類完全橢圓積分）：

Δ = (1.25t/π) · [ 1 + ln(4πS/t) ]　　S_t = S + Δ，(S+2W)_t = S + 2W − Δ
k = S/(S+2W)　　k_t = S_t/(S+2W)_t　　k₁ = sinh(πS_t/4h) / sinh(π(S+2W)_t/4h)
ε_eff = 1 + (ε_r − 1)/2 · [K(k₁)/K(k₁′)] · [K(k′)/K(k)]
ε_eff,t = ε_eff − (ε_eff − 1) / [ (W/0.7t) · K(k)/K(k′) + 1 ]
Z_o = 30π / √ε_eff,t · K(k_t′)/K(k_t)
k_v = 1/√ε_eff,t　　λ/4 = k_v · c / (4f)

設計提示

50 Ω 參考（本工具算出）：FR-4（ε_r 4.4）h = 1.6 mm、t = 35 µm、S = 1.0 mm 時 W ≈ 0.23 mm。
CPW 要達到 50 Ω 間隙通常很窄，在 FR-4 上更常做成背面有地的 GCPW；若你的板子背面有地，請用GCPW 計算器。
兩側地在不連續處（彎角、元件、T 型接頭）要用跳線或過孔連通，避免激發不平衡的槽線模態。
同層地銅寬度建議至少 S + 2W，且距板邊與其他金屬足夠遠。

常見問題 FAQ

CPW 適合用在哪裡？: 單面或陶瓷基板、需要大量並聯接地元件、以及共面探針量測（GSG）的電路。
銅厚對 CPW 影響大嗎？: 間隙越小影響越大：銅變厚時間隙側壁電容增加，阻抗下降，本頁已用等效寬度與 ε_eff 修正。
S 和 W 會不會搞反？: 本頁 S 是中心導體寬、W 是間隙，請對照右側截面圖輸入；反算結果是間隙 W。